99日本国特許庁(IP)

の特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭64-17473

Mint Cl.4

(V

識別記号

庁内整理番号

每公開 昭和64年(1989)1月20日

H 01 L 29/78 21/28

P-8422-5F E-7638-5F 301

審査請求 有 発明の数 1 (全5頁)

半導体装置の製造方法 63発明の名称

> 到特 願 昭62-174119

四出 顧 昭62(1987)7月13日

伊発 明 柴 Œ 老

英 毅 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

母発 明 者 斉 蒑 光 親 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

株式会社東芝 ⑪出 額 人

神奈川県川崎市幸区堀川町72番地

砂代 理 弁理士 鈴江 武彦 外2名

細

1. 発明の名称

半導体装置の製造方法

- 2. 特許額求の範囲
- (1) 半導体基板上に酸化膜を介して形成されそ の上面及び側面が酸化膜で絶縁被覆されているゲ - ト電極の側面にのみ耐酸化性膜を形成する工程 ٤,

前記耐酸化性膜をマスクとして熱酸化を行な う工程と、

前記耐酸化性膜及びその直下の酸化膜を除去 して前記半導体基板の表面を露出させる工程と、

前記半導体基板の露出表面に不純物を導入し、 ソースまたはドレインとなる半段体領域を形成す る工程と、

前記半導体基板の露出表面上に半導体度を成 長形成する工程と、

全面に第1の高融点金属層を形成する工程と、 この第1の高融点金属層上に絶縁膜を形成す る工程と、

この絶縁段を選択的に除去してコンタクトホ ールを形成する工程と、

このコンタクトホール内に第2の高融点金属 層を堆積形成する工程と、

前記絶縁膜と前記第2の高融点金属層直下以 外の前記第1の高融点金属層とを除去する工程と、

全面に層間絶縁膜を堆積形成した後、この圏 間 絶 禄 獎 表面 の 平 坦 化 処 理 を 行 な い 前 紀 第 2 の 意 融点金属関の表面を露出させる工程とを具備する ことを特徴とする半導体装置の製造方法。

- (2) 前記半導体領域の形成工程は前記半導体層 の形成工程の前または後に行われることを特徴と する特許請求の範囲第1項記載の半導体装置の製 カ方法。
- (3) 前記第1の喜融点金図層はチタン層と窓化 チョン暦との2層より成り、前記第2の高融点金 **風層はタングステン層より成ることを特徴とする** 特許研求の範囲第1項紀載の半導体接置の製造方 炔.

3. 発明の詳細な説明

「発明の目的」

(産業上の利用分野)

この発明は半導体装置の製造方法に関し、特にコンタクト電極を自己整合的に形成するセルファライメントコンタクト技術に関する。

(従来の技術)

近年、素子の質報化が進む一方で、電極取出し口すなわちコンタクト部の拡散層及びゲート配給材に対するアライメント余裕が数細化の妨げになってきている。これは、露光装置のマスク合せ精度や加工精度を考慮しなければならないために生じるものである。

第2図はこのようなアライメント余裕を説明するためのMOSトランジスタの断面構造を示すもので、MOSトランジスタのソースまたはドレイン領域2 . 3 にそれぞれ開孔されるコンタクトホール4 , 5 とゲート電極1 との間には距離し1 が、またコンタクトホール4 , 5 と素子分離領域6 との間には距離し2 がそれぞれアライメント余裕と

ては、半導体基板上に酸化膜を介して形成される の上面及び側面が酸化膜で絶縁被覆されているゲ - ト電極の側面にのみ耐酸化性膜を形成する工程 と、前記耐酸化性膜をマスクとして熱酸化を行な う工程と、前記耐酸化性膜及びその直下の酸化膜 を除去して前記半導体藝板の表面を露出させる工 程と、前記半導体基板の露出表面に不練物を導入 し、ソースまたはドレインとなる半導体領域を形 成する工程と、前記半線体基板の輸出表面トに半 導体層を成長形成する工程と、全面に第1の高融 点金属層を形成する工程と、この第1の高融点金 属層上に絶縁膜を形成する工程と、この絶縁膜を 選択的に除去してコンタクトホールを形成するエ 程と、このコンタクトホール内に第2の高融点金 風層を堆積形成する工程と、前配絶線膜と前記第 2 の 高融 点 金 風 層 直 下 以 外 の 前 記 第 1 の 高 健 点 金 風麗とを除去する工程と、全面に周問絶縁機を堆 積形成した後、この顧問絶縁膜表面の平坦化処理 を行ない前記第2の高融点金属層の表面を露出さ せる工程とを具備するものである。

して必要となる。

(発明が解決しようとする問題点)

この発明は前述の事情に握みなされたもので、 従来ではアライメント余裕が必要なため来子の敬 観化が困難であった点を改善し、ゲート電極とコンタクトホール個、及びコンタクトホールと素子 分離範疇に合せ余裕を設けなくとも歩節切り良く コンタクト電極を形成できるようにして、微和化 に適した半導体装置が得られる半導体装置の製造 方法を提供することを目的とする。

[発明の構成]

(閲覧点を解決するための手段) この発明による半導体装置の製造方法にあっ

(作用)

このような半導体装置の製造方法にあっては、第1の高融点金属器がコンタクトホールを開孔する際のストッパー材となるため、ゲート電極とコンタクトとの短格を防止することができる。したがって、コンタクトホール形成の際にアライメント余裕を設ける必要がなくなり、素子の微細化が可能となる。

(実施例)

以下、第1図を参照してこの発明の一実施例を説明する。

うなゲート電極部17を形成する。

次に第1図(B)に示すように、熱酸化により 多結晶シリコン暦14の側面に300点程度の酸化 膜を形成して、ゲート電極となる多結局シリコン 脱14の周囲を絶縁被覆する。そして、3500人 程度のシリコン窓化膜を全面に堆積形成した後に RIE等の異方性エッチングを行なって卸1図 (C) に示すようにゲート電極部の側面にのみシ リコン窓化版18を残存させる。次に900~ 9 5 0 C. H2 + O2 の条件でシリコン窒化模 18 をマスクとして再び熱酸化を行なって、シリコン 窓化膜 18 直下の酸化模よりも他の酸化膜 12、16を 厚く形成した後、シリコン窓化膜18及びその直下 の酸化膜をエッチング除去して、第1回(D)に 示すようにシリコン選化膜18直下の部分のシリコ ン 基板 11表面を露出させる。この場合、前述のよ うにシリコン翼化膜18直下の酸化膜よりも他の形 化膜 12、16の膜厚の方が厚いため、多結晶シリコ ン暦 14表面が露出したり、シリコン窒化膜 18直下 以外の部分でシリコン基板11が露出することはな

い。そして、酸化模 12及び 16をマスクとしてシリコン基板 11表面が露出された領域に不純物をイオン注入し、ソースまたはドレインとなる不純物領域 19,20を形成する。

次に第1回(E)に示すように、減圧選択シリコン成長技術を用いてシリコン基板 11の露出表面にシリコン 区 21、22を2000 人程度成長形成する。そして、チタン(Ti)および 至化チタン(TiN)をスパッタリング法によりそれぞれ200人、1000人程度堆積形成して第1の高速点金属器 23を形成する。

次に第1図(F)に示すように、CVD酸化膜24およびBPSG膜25をそれぞれ2000人。800℃程度地積し600~800℃程度の低温リフロー工程により表面を平坦化した後に、CVD酸化膜24およびBPSG膜25を選択的にエッチング除去してコンタクトホール26。27を開孔する。この場合、高融点金 広暦 23がエッチングストッパー材として作用するため、ゲート電極となる多結晶シリコン図 14やフィールド酸化膜 12にま

でコンタクトホールが開孔されることはない。

そして、第1図(G)に示すように、CV D 法によりタングステン(W)をコンタクトホール26.27内にのみ選択的に成長形成して第2の高融点金成圏28.29を形成した後、BPSG膜25、CV D 酸化膜24、および第1の高融点金属圏23をRIEにより除去して、第2の高融点金属圏28.29直下にのみ第1の高触点金属圏を残存させる。

次に、第1図(H)に示すように、CVD酸化 版30、BPSG 版31をそれぞれ2000人。 8000人堆積し、600~800℃の低温リフロー工程により表面を平坦化して前記第2の高融 点金 風層 28. 29の表面を露出させた後、この第2 の 西融点金 風層 28. 29上にアルミニウム配 隙 32. 33を形成する。

尚、この実施例では不純物領域19、20の形成のためのイオン注入をシリコン層21、22の形成的に行なったが、シリコン層21、22の形成後に行なうことも可能である。また、LDD構造にするために、シリコン層21、22の形成前に低程度の不純物

を導入しておき、シリコン暦 21、22の形成後にさ らに高濃度の不純物を導入してもよい。

また、基板11上に形成された潮い酸化膜13が後の熟酸化工程により第1図(D)のように厚く形成されるので、膜厚の厚いフィールド酸化膜12を予め形成しておかなくても発子分離を行なうことが可能となる。


(発明の効果)


4. 図頭の簡単な説明

野 1 図はこの発明の一実施例に係る半導体装置の製造方法を説明する断面図。第2 図は従来の製造方法によって製造した半導体装置を説明する断面図である。

11… シリコン基板、12… フィールド酸化膜、14… 多精晶シリコン層、19, 20… 不純物領域、21, 22… シリコン菌、23… 第 1 の高融点金適層、28, 29… 第 2 の高融点金属層。

出额人代理人 弁理士 鉛江武彦






三年 統定 利耳 正 译字 63.10.-7 昭和 年 月 日 特許庁長官 吉 田 文 毅 殿

- 事件の表示
 特願昭62-174119号
- 発明の名称
 半導体装置の製造方法
- 4 額正をする者
 小件との関係 特許出願人
 (307) 株式会社 東芝
- 4.代 壁 人 東京都千代田区霞が関3丁目7番2号 UBEビル 〒 100 電話 03 (502) 3181 (大代表) (5847) 弁理士 鈴 江 武 彦
- 5. 自発補正
- 6. 補正の対象 図 面



7. 諸正の内容

図面中の第1図 (C)、第1図 (H) を別紙の通り訂正する。



第 1 図

THIS PAGE BLANK (USPTO)